TSMC CoWoS 100만 매진과 2nm 대란, 파운드리 지각변동

2026년 파운드리(반도체 위탁생산) 시장에서 가장 상징적인 숫자가 나왔다. TSMC의 첨단 패키징 공정인 CoWoS(Chip-on-Wafer-on-Substrate) 수요가 올해 약 100만 웨이퍼를 기록하며, 증설에도 불구하고 생산라인이 끝까지 매진 상태를 유지한 것이다. 2년 전 37만 장이던 수요가 3배 가까이 폭증했다.동시에 2나노미터(nm) 미세공정(N2)은 이미 내년 물량까지 예약이 몰리고 있다. '칩을 만들고 싶어도 만들 곳이 없는 시대'가 현실이 되면서, 삼성전자와 인텔이라는 두 추격자의 전략이 다시금 시험대에 올랐다.

그림: TSMC CoWoS 100만 매진 2나노 대란 — — 파운드리 지각변동, 삼성·인텔 추격의 기로

CoWoS 100만 웨이퍼 매진의 의미

CoWoS는 복잡한 이름 뒤에 간단한 원리가 있다. HBM(고대역폭 메모리)과 GPU 연산 칩을 하나의 기판 위에 촘촘히 얹어 '한 몸'으로 만드는 첨단 패키징 기술이다. 엔비디아의 AI 가속기가 성능을 내려면 이 패키징이 필수다.TSMC는 CoWoS 생산능력을 3년 연속 두 배씩 늘렸다. 올해 말 월 12만~13만 장(WPM)을 목표로 하고 있다. 그럼에도 수요는 더 빨리 늘어난다. 2024년 37만 장, 2025년 67만 장, 2026년 약 100만 장. AI 데이터센터에 들어가는 가속기의 웨이퍼 출하량은 2022년 대비 2026년에 11배로 커진다는 것이 TSMC 자체 전망이다.

• 2024년 CoWoS 수요: 약 37만 웨이퍼
• 2025년: 약 67만 웨이퍼 — 전년 대비 81% 증가
• 2026년: 약 100만 웨이퍼 — 2년 새 2.7배 폭증
• TSMC 월 생산능력 목표: 2026년 말 12만~13만 WPM
• AI 가속기 웨이퍼 출하량: 2022년 대비 2026년 11배 증가 전망

CoWoS 매진은 단순한 공급 부족이 아니다.AI 인프라 투자가 여전히 '칩의 물리적 한계'보다 빠르게 돌고 있다는 신호다.

2나노미터 대란, 애플·엔비디아의 선점 전쟁

2나노미터는 현재 양산 가능한 가장 미세한 선폭의 공정이다. 선폭이 좁아질수록 같은 면적에 더 많은 트랜지스터를 집어넣어 전력 소모를 줄이고 성능을 높일 수 있다. TSMC는 N2 공정을 두 곳 이상의 팹(공장)에서 동시 증설 중인데, 애플(차기 A시리즈 칩)과 엔비디아(차세대 루빈 플랫폼) 등 대형 고객이 사실상 초기 물량을 통째로 선점했다.문제는 가격이다. 2나노미터 웨이퍼 투입 가격은 3나노미터 대비 20~30% 비싼 것으로 추정된다. 칩 가격 인상은 스마트폰과 GPU, 나아가 AI 서비스 요금으로 전가된다. 반도체의 미세화가 '성능 경쟁'에서 '자본 경쟁'으로 성격을 바꾼 것이다. 초기 물량을 살 수 있는 회사만이 차세대 시장의 출발선에 설 수 있다.

추격자들의 반격: 삼성의 2nm 올인, 인텔의 18A 승부

삼성전자는 2나노미터(SF2) 양산에 사실상 '올인'했다. 시스템LSI의 엑시노스 2700 시리즈를 자사 2나노미터에서 먼저 돌려 수율(양품 비율)을 검증하고, 이를 발판으로 외부 고객 주문을 늘리는 전략이다. 2나노미터는 GAA(Gate-All-Around) 트랜지스터라는 새 구조를 쓰는데, 삼성은 3나노미터에서 GAA를 먼저 도입한 경험이 있어 '구조 전환의 학습곡선'에서는 오히려 앞서 있다는 평가를 받는다.인텔은 18A(1.8나노미터급) 공정으로 승부한다. 파운드리 후발 주자인 인텔은 미국 정부의 보조금과 '미국 내 생산'이라는 지정학적 요구를 등에 업고, 애리조나·오하이오 팹에서 18A 외부 고객 유치에 총력을 기울이고 있다. TSMC 물량 대란이 계속된다면, 고객들의 '제2 공급처 확보(세컨드 소싱)' 수요가 삼성과 인텔에 실질적인 기회를 열어준다.

한국 경제에의 시사점

파운드리 대란의 승자는 두 갈래로 갈린다. 첫째, 직접 수혜자는 삼성 파운드리가 유의미한 고객을 확보할 경우 연결되는 국내 소재·부품·장비 체인이다. 둘째, 간접 수혜는 메모리다. CoWoS 매진은 곧 HBM을 더 많이 쌓아야 한다는 뜻이고, HBM 시장의 주도권은 SK하이닉스와 삼성전자에 있다.다만 리스크도 분명하다. 첨단 공정 독과점이 심화될수록 TSMC의 가격 결정력이 커지고, 이는 한국 세트(완제품) 기업들의 칩 조달 비용 상승으로 이어진다. 또한 2나노미터 이후 초미세 공정은 한 개 팹에 300억 달러 이상이 드는 '자본 소모전'이어서, 수율 전쟁에서 한 번 밀리면 회복이 어려운 구조다.

💡 투자자 관점 체크포인트 3가지.① 삼성 SF2의 외부 대형 고객 수주 뉴스 ② TSMC의 CoWoS 추가 증설 발표 여부 ③ 인텔 18A 고객 공개(마이크로소프트·애플 등 설계 협업 동향).

결론: 병목이 만든 지각변동

CoWoS 100만 웨이퍼 매진과 2나노미터 대란은 같은 동전의 양면이다. AI 수요가 웨이퍼 공정뿐 아니라 패키징 공정까지 동시에 삼키면서, 파운드리 시장은 '설계가 곧 패권'이던 시대에서 '생산능력이 곧 패권'인 시대로 넘어가고 있다.이 병목이 풀리는 시점, 그리고 대안 공급처가 실체를 갖추는 시점이 한국 반도체 업계에 열려 있는 마지막 구조적 창이다. 문제는 '할 수 있느냐'가 아니라 '얼마나 빨리, 어느 수율로 해내느냐'다.

1. Tom's Hardware — Leading-edge foundry roadmaps for TSMC, Intel and Samsung
2. Silicon Analysts — TSMC Foundry Allocation 2026: CoWoS Sold Out, 2nm Booked, ~1M Wafer Demand
3. Tom's Hardware — Analyzing TSMC's fab expansion roadmap — multi-fab N2 ramp, CoWoS, SoIC
4. Reuters — Broadcom consolidates position as premier AI chip architect
5. BigGo Finance — TSMC Doubles Advanced Packaging Capacity Over Three Years, Samsung Goes All-In on 2nm
6. Asia Times — Nvidia chip export loophole clouds US-China AI summit talks
7. PDP Spectra — TSMC N2 in 2026: 2nm Ramp, Arizona Fab 21, and the Dresden Plant
8. Bloomberg — TSMC advanced packaging capacity expansion coverage